Japanese Laid-Open Utility Model Application No. 63-57745

This Utility Model Application discloses a probe card comprising probe needles arranged in two rows in response to pads of a semiconductor IC chip, the pads being arranged in two rows in a periphery of the semiconductor IC chip. The probe card may comprise a probe card (1) and a second probe card (2) each having probe needles (3, 4) arranged along a single line, wherein the first and second probe cards are detachably attached.

⑩ 日本国特許庁(JP)

① 実用新案出類公開

® 公開実用新案公報(U) 昭63-57745

⑤Int Cl.¹

激別記号

庁内整理番号

❷公開 昭和63年(1988)4月18日

H 01 L 21/66 G 01 R 31/26

7168-5F J-7359-2G

審査請求 未請求 (全 頁)

砂考案の名称 プローブ・カード

ூ実 顧 昭61-151011

顧 昭61(1986)9月30日 多田

母考 案 者

東京都港区芝5丁目33番1号 日本電気株式会社内

四考 案 者 麥 明 田

東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号

砂出 願 人 日本電気株式会社 ②代 理、人 弁理士 内原

考案の名称

プローブ・カード

実用新案登録請求の範囲

- (1) 半導体集積回路チップの周辺に2列に並べられたパットに対応してプローブ針を2列に並べて設けたことを特徴とするプローブ・カード。
- (2) それぞれがプローブ針を1列に並べた第1 および第2のプローブ・カードを有し、この第1 および第2のプローブ・カードが脱着可能である 実用新案登録請求の範囲第1項記載のプローブ・ カード。

考案の詳細な説明

〔産業上の利用分野〕

本考案は、半導体集積回路チップの特性評価用等に用いられ、半導体集積回路チップに設けられた多数のパットに接触させる複数のプローブ針を

- 1 -

457

実昭 63-57745



設けたプローブ・カードに関する。

〔従来の技術〕

従来、この種のプローブ・カードは、半導体集 積回路チップの外周に1列に配置されたボンディ ング・バットに対応して先端が1列に並べられた 複数のプローブ針を放射線状に配置して設けてい た。

「考案が解決しようとする問題点〕

[問題点を解決するための手段]

本考案のプローブ・カードは、半導体集積回路 チップの周辺に 2 列に並べられたパットに対応し てプローブ針を2列に並べて設けたことを特徴と する.

本考案のアローブ・カードは、それぞれがプローブ針を1列に並べた第1および第2のアローブ・カードを有し、この第1および第2のプローブ・カードが脱着可能であるように構成されることもできる。

〔実施例〕

ディング・パットを通りプローブ・カード1.2 の中心を中心とする放射線状に配置され、プローブ針3のプローブ・カード1への取付け部ははアローブ針4のプローズ・カード2への取付け部もほぼ円周上に配置される。フローズ・カード1に設けられずカーでそれぞれに接続ではある。またプローズ・カード1.2間には絶縁緩衝材9が設けられている。

第2図および第3図はプローブ針3、4の配置を模式的に示す平面図であり、プローブ針3は実線で、プローブ針4は破線で示してある(図では簡単にプローブ針3、4を平行なように示したが、実際にはプローブ針3、4は放射線状に配置されている)。第2図は半導体集積回路チップ7の周辺に内側ボンディング・パット5が2重に配置されている場合である。第3図は千鳥状に配置されている場合である。

なお、プローブ・カード2をねじ等でプローブ・カード1に取り付けて脱着可能なようにし、プ

ローブ・カード 1 、 2 それぞれを単体でも使用できるようにすることもできる。この場合、プローブ・カード 1 、 2 それぞれの配線をコネクタにより脱着可能なように接続することもできるし、プローブ・カード 1 、 2 それぞれに位置決めピンおよび対応する嵌合穴を設けてプローブ針 3 、 4 の間の寸法精度を高く保つこともできる。

〔考案の効果〕

以上説明したように本考案は、プローブ針を 2 列に並べて設けることにより、パットが 2 列に並 べて設けられた半導体集積回路チップにおいても、 すべてのパットに同時にプローブ針を接触させる ことができる効果がある。

図面の簡単な説明


第1図は、本考案の一実施例を縦断面で切断した状態で示す斜視図、第2図および第3図は第1図に示すプローブ針3.4の配置を示すための模式的な平面図であり、それぞれボンディング・パット5.6が2重に配置されている場合と、千鳥

状に配置されている場合である。


1…第1のアローブ・カード、2…第2のプローブ・カード、3、4…プローブ針、5…内側ボンディング・パット、6…外側ボンディング・パット、7…チップ、8…テスター接続端子、9…

代理人 弁理士 内 原





463 实力第一57745)



464 代理人 弁理士 内 原 **普**(